PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-283422

(43)Date of publication of application: 29.10.1993

(51)Int.CI.

).

H01L 21/336 H01L 29/784

(21)Application number: 03-187527

(71)Applicant: SUMITOMO METAL IND LTD

(22)Date of filing:

26.07.1991


(72)Inventor: OMA TAKAHIKO

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To simplify a manufacturing process and manufacture high quality products, by a method wherein, after a selective oxide film is anisotropically etched and eliminated by using an Si3N4 film as a mask, an exposed substrate part is oxidized, and Si3N4 is eliminated, a gate is buried in the part between the remaining selective oxide films.

CONSTITUTION: After an SiO2 film 15 and an Si3N4 film 14 are formed in order on a silicon substrate 11, and the Si3N4 film 14 on a gate electrode forming region 23 is eliminated, the SiO2 film 15 is, selectively oxidized by using the Si3N4 film 14 as a mask. A selective oxide film 18 is anisotropically etched and eliminated by using the Si3N4 film as a mask. After the exposed part of the silicon substrate 11 is oxidized, the Si3N4 film 14 is eliminated. After a gate electrode 16 is buried in the part between the left selective oxide films 18, ions are implanted by using the gate electrode 16 as a mask, and a source region 19 and a drain region 20 are formed. For example, the gate electrode 16 is formed by depositing polysilicon 16a and etching it back.



THIS PAGE BLANK (USPTO)

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平5-283422

(43)公開日 平成5年(1993)10月29日

(51)Int.Cl.5

識別記号

庁内整理番号

FΙ

技術表示箇所

HOIL 21/336 29/784

7377-4M

H01L 29/78

301 L

審査請求 未請求 請求項の数1(全 8 頁)

(21)出願番号

特願平3-187527

(22)出願日

平成3年(1991)7月26日

(71)出願人 000002118

住友金属工業株式会社

大阪府大阪市中央区北浜 4 丁目 5 番33号

(72)発明者 大麻 隆彦

大阪府大阪市中央区北浜 4丁目 5番33号

住友金属工業株式会社内


(74)代理人 弁理士 井内 龍二


(54)【発明の名称】 半導体装置の製造方法


(57)【要約】

(a) シリコン基板上にSiO2膜、Si3N4 膜を 【構成】 順次形成する工程、(b)ゲート電極形成領域上の前記 Si₃N₄ 膜を除去する工程、(c)前記Si₃N₄膜をマスク として前記SiO2膜を選択的に酸化する工程、(d)前記 Si₃N₄ 膜をマスクとして前記選択酸化膜を異方性エッチ ングにより除去する工程、(e)露出したシリコン基板 部分を酸化する工程、(f)前記Si 3N4 膜を除去する工 程、(g)ゲート電極を残存している前記選択酸化膜間 に埋め込む工程、(h)前記ゲート電極をマスクとして イオン注入し、ソース、ドレイン領域を形成する工程を 含む半導体装置の製造方法。

【効果】 ゲート電極16をマスクとし、さらに選択酸 化膜18を通じてイオン注入を行うので、イオン注入工 程を簡略化することができ、従来よりも簡略化された工 程で、LDD構造を有する微細な半導体装置10を製造 することが可能となる。







10



【特許請求の範囲】

【請求項1】 (a) シリコン基板上にSiO2膜、Si3N4 膜を順次形成する工程、

- (b) ゲート電極形成領域上の前記Si 3N4 膜を除去する 工程、
- (c) 前記Si₃N₄ 膜をマスクとして前記Si₀2膜を選択的 に酸化する工程、
- (d) 前記Si₃N₄ 膜をマスクとして前記選択酸化膜を異 方性エッチングにより除去する工程、
- (e) 露出したシリコン基板部分を酸化する工程、
- (f) 前記Si₃N₄ 膜を除去する工程、
- (g) ゲート電極を残存している前記選択酸化膜間に埋め込む工程、
- (h) 前記ゲート電極をマスクとしてイオン注入し、ソース、ドレイン領域を形成する工程、

を含んでいることを特徴とする半導体装置の製造方法。 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体装置の製造方法、より詳細にはLDD (Lightly Doped Drain)構造を有するMOSトランジスタが形成された半導体装置の製造方法に関する。

[0002]

【従来の技術】MOSトランジスタにおいてはドレイン 領域の端部に電荷が集中する傾向が強く、この電荷の集 中を緩和するために前記LDD構造等が提案されてい る。

【0003】従来のLDD構造を有するMOSトランジスタが形成された半導体装置の製造方法を図面に基づいて説明する。まず、シリコン基板31上にLOCOS等の方法により素子分離膜32を形成する(図2(a))。

【0004】そして素子分離膜32間の素子形成領域33にゲート酸化膜37を形成し、素子分離膜32及びゲート酸化膜37上にゲート電極材料36aを積層する(図2(b))。

【0005】その後、フォトリソグラフィによりゲート電極36となる部分にフォトレジスト34を塗布し、このフォトレジスト34を空スクとしてプラズマによる異方性エッチングを行い、フォトレジスト34を塗布したゲート電極36となる部分以外のゲート電極材料36aを除去(図2(c))した後、フォトレジスト34を除去する。

【0006】そして、ゲート電極36と素子分離膜32 をマスクとしてイオン注入等により、シリコン基板31 表面層に導電性を有する濃度の低い不純物の拡散層を形成し、低濃度ソース領域38及び低濃度ドレイン領域3 9を形成する(図2(d))。

【0007】次いで、ゲート電極36及びゲート酸化膜37上にCVD等により酸化膜35を積層形成する(図

2 (e)) 。

【0008】そして、酸化膜35をエッチバックしてサイドウォール35aを形成し(図2(f))、ゲート電極36及びサイドウォール35aをマスクとしてイオン注入等により、シリコン基板31表面層に導電性を有する濃度の高い不純物の拡散層を形成し、高濃度ソース領域40及び高濃度ドレイン領域41を形成する(図2(g))。

2

[0009]

【発明が解決しようとする課題】上記した製造方法により形成された半導体装置30にあっては、シリコン基板31上に形成されたゲート電極36により、ゲート酸化膜37とゲート電極36との間に比較的大きな段差が生じ、後の工程での配線が困難となるという課題があった。

【0010】また、LDD構造を形成するために、イオン注入によって低濃度ソース領域38及び低濃度ドレイン領域39をいったん形成した後、高濃度ソース領域40及び高濃度ドレイン領域41を形成するためにさらにイオン注入をしなければならず、イオン注入の工程が2回必要となり、全体の行程が複雑になるという課題があった。

【0011】さらに、シリコン基板31上にゲート電極36を形成する際、ゲート電極36のエッチング工程(図2(c))が必要となるが、ゲート電極36の寸法の制御や素子分離膜32との位置合わせが困難であるという課題があった。

【0012】また、ゲート酸化膜37の薄膜化により、ゲート電極36をエッチングしてゲート電極36を形成する際に、ゲート酸化膜37をエッチングしすぎてシリコン基板31までエッチングしてしまうことがあり、ゲート電極36の形成時におけるオーバエッチングのコントロールが困難であるという課題があった。

【0013】本発明はこのような課題に鑑み発明されたものであって、半導体装置の製造工程を簡略化することができるとともに、品質の向上した製品を製造することができる半導体装置の製造方法を提供することを目的としている。

[0014]

【課題を解決するための手段】上記目的を達成するため に本発明に係る半導体装置の製造方法は、(a)シリコン基板上にSiO2膜、Si3N4 膜を順次形成する工程、

(b) ゲート電極形成領域上の前記Si 3N4 膜を除去する工程、(c) 前記Si 3N4 膜をマスクとして前記SiO2膜を選択的に酸化する工程、(d) 前記Si 3N4 膜をマスクとして前記選択酸化膜を異方性エッチングにより除去する工程、(e) 露出したシリコン基板部分を酸化する工程、(f) 前記Si 3N4 膜を除去する工程、(g) ゲート電板を残存している前記選択酸化膜間に埋め込む工程、

(h) 前記ゲート電極をマスクとしてイオン注入し、ソ

3

-ス、ドレイン領域を形成する工程、を含んでいること を特徴としている。

[0015]

٠,

【作用】上記方法によれば、(a)シリコン基板上にSi 02膜、Si 3N4 膜を順次形成する工程、(b) ゲート電極 形成領域上の前記Si3N4 膜を除去する工程、(c)前記 Si₃N₄ 膜をマスクとして前記SiO₂膜を選択的に酸化する 工程、(d)前記Si3N4 膜をマスクとして前記選択酸化 膜を異方性エッチングにより除去する工程、(e)露出 したシリコン基板部分を酸化する工程、(f)前記Si 3N 4 膜を除去する工程、 (g) ゲート電極を残存している 前記選択酸化膜間に埋め込む工程、(h)前記ゲート電 極をマスクとしてイオン注入し、ソース、ドレイン領域 を形成する工程、を含んでいるので、前記ゲート電極が 前記シリコン基板と前記選択酸化膜の中に埋め込まれる ように形成されることとなり、前記ゲート電極と前記シ リコン基板との段差が小さくなり、後の工程での配線が 容易となる。また、前記ゲート電極をマスクとし、さら に前記選択酸化膜の異方性エッチングにより残存したバ ーズ・ビークを通じてイオン注入を行うことにより、イ オン注入がバーズ・ビークのテーパに対応した濃度分布 で行われることとなる。従って、従来からLDD構造の トランジスタを作成するために行われていた低濃度のソ ース領域とドレイン領域との形成、及び高濃度のソース 領域と高濃度のドレイン領域との形成工程が一回のイオ ン注入の工程で行われることとなり、イオン注入工程が 簡略化される。さらに、前記シリコン基板上に前記ゲー ト電極を形成する際、該ゲート電極の寸法は前記Si 3N4 膜を除去する際に容易に制御されることとなるととも に、前記ゲート電極をエッチングする際の工程が容易と なりオーバーエッチングをすることがなくなる。

[0016]

【実施例】以下、本発明に係る半導体装置の製造方法の 実施例を図面に基づいて説明する。図1において、11 はP型のシリコン基板を示しており、まず、シリコン基 板11上にLOCOS等の方法により素子分離膜12を 形成する(図1(a))。

【0017】次いで、シリコン基板11上の素子形成領域13に、例えばSiO2膜15を300Å程度、さらにその上にSi3N4 膜14を1200Å程度、順次形成する(図1(b))。

【0018】その後、ゲート電極16を形成する部分のSi₃N₄ 膜14をフォトエッチングにより除去し(図1(c))、必要に応じて、例えばボロンイオンを3×10¹³cm-²程度イオン注入する。

【0019】次いで、Si 3N4 膜14をマスクとして、約 1000℃のウェット酸化によってゲート電極16を形成する部分に選択酸化膜18として約6000ÅのSi02 膜を形成する(図1(d))。

【0020】そして、さらにSi3N4 膜14をマスクとし

4

て、Si02の選択酸化膜18を異方性エッチングによって除去する(図1(e))。なお、異方性エッチングを行う際、シリコン基板11のダメージを低減するためにウェットエッチングと併用しても良い。

【0021】次いで、異方性エッチングによって露出したシリコン基板11を酸化することによってゲート酸化膜17を形成する(図1(f))。

【0022】その後、Si3N4 膜 14 をウェット除去し(図 1 (g))、必要ならば閾値コントロール用のイオン注入を行う。この工程によりゲート長が決定される。つまり初期のSi3N4 膜 14 エッチング時の工程でゲート長が制御され、この工程によってゲート長が決定されることとなる。

【0023】そして、異方性エッチングによって形成したSiO2の選択酸化膜18の凹部及びゲート電極形成領域23にゲート電極材料であるポリシリコン16aを8004程度積層させる(図1(h))。

【0024】次いで、ゲート電極16を残存しているSi 02の選択酸化膜18の間に埋め込むように、異方性エッチングによってゲート電極材料であるポリシリコン16 aをエッチバックする(図1(i))。

【0025】そして、Si02の選択酸化膜18を成長させた際にマスクとして用いたSi3N4 膜14があった部分のSi02膜15をいったん除去する(図1(j))。

【0026】その後その上に、例えばSi 3N4 膜14があった部分に酸化膜21を300Å程度成長させ、ゲート電極16をマスクとして、バーズ・ビーグ18a及び酸化膜21を通してイオン注入を行い、ソース領域19及びドレイン領域20を形成する。

【0027】このような方法により製造された半導体装 置10においては、ゲート電極16がシリコン基板11 と選択酸化膜18の中に埋め込まれるように形成される こととなるので、ゲート電極16と酸化膜21との段差 を小さくすることができ、後の工程で容易に配線を行う ことができる。また、ゲート電極16をマスクとし、さ らに選択酸化膜18の異方性エッチングにより残存した バーズ・ビーク18a及び酸化膜21を通じてイオン注 入を行うことにより、イオン注入をバーズ・ビーク18 a のテーパに対応した濃度分布で行なうことができるの で、従来からLDD構造のトランジスタを作成するため に行われていた低濃度のソース領域とドレイン領域との 形成、及び高濃度のソース領域と高濃度のドレイン領域 との形成工程を一回のイオン注入の工程で行うことがで き、イオン注入工程を簡略化することができる。さら に、シリコン基板11上にゲート電極16を形成する 際、ゲート電極16の寸法はSi 3N4 膜14を除去する際 に容易に制御されることとなるとともに、ゲート電極 1 6 をエッチングする際の工程が容易となりオーバーエッ チングをすることがなくなるので、従来よりも簡略化さ れた工程で、微細な半導体装置10を製造することが可 5

能となる。

[0028]

【発明の効果】以上詳述したように本発明に係る半導体装置の製造方法は、(a)シリコン基板上にSiO2膜、Si3N4膜を順次形成する工程、(b)ゲート電極形成領域上の前記Si3N4膜を除去する工程、(c)前記Si3N4膜をマスクとして前記Si02膜を選択的に酸化する工程、

(d)前記Si 3N4 膜をマスクとして前記選択酸化膜を異方性エッチングにより除去する工程、(e) 露出したシリコン基板部分を酸化する工程、(f) 前記Si 3N4 膜を除去する工程、(g) ゲート電極を残存している前記を 択酸化膜間に埋め込む工程、(h) 前記ゲート電極を形記としてイオン注入し、ソース、ドレイン領域を形式する工程、を含んでいるので、前記ゲート電極が前記シリコン基板と前記選択酸化膜の中に埋め込まれるシに形成されることとなり、前記ゲート電極と前記シリコン基板との段差を小さくすることができ、後の工程で容っている。また、前記ゲート電極をでこれるに配線を行うことができる。また、前記ゲート電極をマスクとし、さらに前記選択酸化膜の異方性エッチングにより残存したバーズ・ビークを通じてイオン注入を行う

6


ことにより、イオン注入を前記バーズ・ビークのテーパに対応した濃度分布で行なうことができることとなり、従来からLDD構造のトランジスタを作成するために行われていた低濃度のソース領域とドレイン領域との形成、及び高濃度のソース領域と高濃度のドレイン領域との形成工程を一回のイオン注入の工程で行うことができ、イオン注入工程を簡略化することができる。さらに、前記シリコン基板上に前記ゲート電極を形成する際、該ゲート電極の寸法は前記Si 3N4 膜を除去する際に、該ゲート電極の寸法は前記Si 3N4 膜を除去する際に容易に制御されることとなるとともに、前記ゲート電極をエッチングする際の工程が容易となりオーバーエッチングをすることがなくなるので、従来よりも簡略化された工程で、微細な半導体装置を製造することが可能となる。


【図面の簡単な説明】


【図1】(a)~(k)は本発明に係る半導体装置の製造方法の製造工程の一実施例を示す模式的断面図である。

【図2】(a)~(g)は従来の半導体装置の製造方法の製造工程の一例を示す模式的断面図である。


【図1】










【図1の1】



【図2の1】









【手続補正書】 【提出日】平成4年10月16日 【手続補正1】


【補正対象書類名】図面

【補正対象項目名】全図 【補正方法】変更 【補正内容】


【図1】










【図2の2】










【図1の2】










【図1の3】



【図2】

